由于结构化ASIC具备单位成本低、功耗较低、性能低和切换慢(fastturnaound)等特点，更加多的先进设备系统设计工程师正在考虑到不予使用。在结构化ASIC中，像标准化逻辑门、存储器、锁相环和I/O内存这些功能性资源都金字在芯片内部经过实设计和实检验的基层中。然后，该层和顶部少数金属网络层一起已完成自定义。相比从头开始创立ASIC来说，这种方法可大幅度延长设计时间。

　　仅有在芯片少数金属层上配备电路，不仅可以减少开发成本和延长研发时间，而且减少了设计错误再次发生的风险。这是因为与ASIC必须设计许多掩膜层来包含芯片比起，结构化ASIC供应商只必须分解比较非常简单的金属层。　　然而，利用结构化ASIC展开研发也不是没风险。逻辑设计错误依然有可能不存在。

防止硅片设计反工的一种方法是用于FPGA作原型，然后将设计从FPGA转换成ASIC。　　与标准单元ASIC比起，当结构化ASIC镜像FPGA上的能用资源时，针对结构化ASIC的FPGA原型更为顺利。右文是用于结构化ASIC设计方法学的一些建议。

　　建议　　1.针对一定范围内的应用于奠定一种设计方法学。要保证你的设计团队接受有关工具和FPGA、ASIC架构的较好培训，以便需要建构最佳设计。　　2.利用软件开发环境，以此减少产生功能性逻辑错误等设计问题的风险。

用于逻辑检验和建模以及FPGA原型设计是行之有效的方法。　　3.利用那些能获取给你最佳性能和功能的FPGA特性展开FPGA原型设计。同时，利用应用于所需的知识产权创立原型。

　　4.尽量在系统内检测你的设计，检验它否合乎设计拒绝。同时，要保证在所有要经历的电压和温度范围下利用FPGA原型对该系统展开了全面检测。　　5.用于FPGA或结构化ASIC展开系统设计。

这种方法能构建两个目标。第一，你可以将FPGA投入生产并且将其改变为ASIC。这使得该系统能更慢地转入市场。

第二，如果对于ASIC有忽然减少的市场需求而供应又严重不足时，就需要生产一些用于FPGA的系统。　　不建议　　1.用于FPGA只对逻辑和低级I/O(例如LVTTL或者LVCMOS)展开原型设计。这不会使得你的设计局限在低端门阵列，从而无法获取高性能。

一般来说，FPGA中只有逻辑展开原型设计，这将造成错误解读设计在系统中工作的优劣。许多设计还必须高速存储模块。

最差对其展开原型设计，以保证模块按市场需求工作，特别是在电压和温度变化下能长时间工作。　　2.只根据单位成本而自由选择ASIC方法学。这种自由选择可能会节省一些物料表格(BOM)成本，但考虑到整个工程计划的实际研发时间和成本等因素，系统将丧失竞争力。从长远看，FPGA和结构化ASIC能减少开发成本，延长开发周期。

　　3.对于专用标准产品(ASSP)的设计只考虑到使用标准单元ASIC技术。考虑到年产量和产品最慢面市的市场需求，有时候结构化ASIC或甚至FPGA才是最佳自由选择。

　　4.在理解确切设计的市场需求之前就顾虑自由选择结构化ASIC。当你企图擅自把一个设计放进太小或性能有限的结构化ASIC中时，该系统在市场上将必要面对生死考验(DOA)。　　5.只考虑到单芯片解决方案。

有时，建构系统的最差方法是使用两个器件而不是一个大规模ASIC。将设计拆分出去，可以延长整体研发时间、修改设计流程，还能减少设计反工的危险性。

本文来源：7163银河-www.argylehuzhou.cn